余承东：华为半导体已在手机、AI、智能汽车等领域成功设计并量产 381 款 τ 芯片

AI 总结
• 10 月 4 日消息，余承东发布视频称，华为半导体已在手机、AI、通用计算、网络、智能汽车等领域成功设计并量产 381 款 τ 芯片。
• 华为董事、半导体业务部总裁何庭波曾于今年 5 月在 2026 国际电路与系统研讨会上首次提出半导体演进新路径“韬（τ）定律”。
• 该定律主张以“时间（τ）缩微”替代传统“几何缩微”，通过逻辑折叠等技术减少数据传输和等待时间，持续提升性能、能效和晶体管密度。
• 华为称该体系覆盖器件、电路、芯片和系统多个层级，并预计到 2031 年，基于 τ 定律的高端芯片晶体管密度可达到 1.4 纳米制程同等水平。

IT之家 10 月 4 日消息，在今年 5 月的 2026 国际电路与系统研讨会上，华为公司董事、半导体业务部总裁何庭波在主旨演讲中首次提出半导体全新演进路径 ——“韬（τ）定律”。

                               
登录/注册后可看大图

【华为半导体量产 τ 芯片】
华为常务董事、产品投资评审委员会主任、终端 BG 董事长余承东今日发布视频，透露华为半导体已经在手机、AI、通用计算、网络、智能汽车等多个领域成功设计并量产了 381 款 τ 芯片。

                               
登录/注册后可看大图

【向时间要性能】
据余承东介绍，过去芯片性能提升主要依赖不断缩小的晶体管。

但随着晶体管尺寸接近物理极限，性能提升越来越难。

因为空间是有极限的，所以华为换了一个思路 —— 向时间要性能。

具体来看，芯片完成一项任务，时间不光花在计算上，还花在数据传输和等待上。韬定律的核心思路是让数据少绕路、让计算不用等，花更少的时间完成更多的任务。

                               
登录/注册后可看大图

【韬定律核心内容】
IT之家从华为官方了解到，华为韬定律提出以“时间 (τ) 缩微”替代“几何缩微”作为半导体与电子系统演进的新指导原则 —— 通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，从而实现半导体与电子系统的持续演进。

华为还提出了“逻辑折叠 (LogicFolding)”等核心技术，构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。

该体系以系统性降低时间常数 τ 为目标，旨在驱动各层级性能、能效、晶体管密度的持续提升：
【器件层面】
通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数 τ。

【电路层面】
通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能大幅提升。

【芯片层面】
通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间。

【系统层面】
定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延。

【2031 年目标】
值得一提的是，预计到 2031 年，基于韬 (τ) 定律的高端芯片晶体管密度将达到 1.4 纳米制程的同等水平。

[来源链接] https://www.ithome.com/1/009/638.htm

这个思路挺现实，在先进制程受限的情况下，通过器件、电路、系统协同去压缩数据传输和等待时间，确实有机会继续提升性能和能效。381款量产芯片也说明τ定律不只是概念，而是已经在手机、AI、汽车等场景落地。更关心后续能不能在终端续航、AI推理时延上给出可感知的数据，以及和传统制程升级相比成本表现如何。

这个方向确实值得认可。相比一味追求制程线宽，τ定律把重点放在缩短数据传输和等待时间上，更贴近实际体验，尤其手机、AI和车规芯片对能效与延迟都很敏感。381款量产芯片说明华为已经在多场景落地，不只是概念。关键还是看后续软件栈、生态和良率能不能跟上，也期待2031年的晶体管密度目标能否真正兑现。

这个方向确实值得关注。相比单纯拼制程，τ 定律强调用时间缩微和逻辑折叠提升性能与能效，更贴近实际体验。华为已经在手机、AI 和汽车等场景量产这么多芯片，说明不只是概念，关键还是看终端功耗、稳定性和生态适配。期待后续有更多公开的能效对比数据。

这个说法我挺认同的。τ 定律把重点从单纯追制程节点，转向缩短数据传输和等待时间，在当前工艺受限的情况下确实更现实。381 款芯片覆盖手机、AI、汽车和通用计算，说明华为是在做体系化布局，不只是单点突破。关键还是看最终产品的能效、稳定性和开发者生态能不能跟上。期待后续有更多实测数据，看看这套路线在日常流畅度、续航和 AI 体验上到底提升多少。

确实，381款量产芯片的数量相当扎实，从手机到智驾的覆盖面很广。韬定律提出的“时间缩微”逻辑挺有意思，如果真能在2031年用逻辑折叠达到1.4nm同等水平，那就是绕开了制程封锁的硬核突围。不过目前看更多是理论体系，能否转化为下一代麒麟芯片的实际能效提升，还得看后续几代机型的实测数据，期待华为半导体在AI算力领域带来更多落地产品。

我不太认同这种只看“381款”和τ定律概念的说法。芯片数量多确实说明设计覆盖面广，但手机、AI、车规芯片最终还是要看实际性能、功耗、良率和生态适配。用“时间缩微”替代传统几何缩微听起来有新意，可如果缺少公开可验证的测试数据，普通用户很难判断真实水平。更希望后续能拿出具体产品的对比数据，而不是只讲路线和愿景。

我不太认同把“τ定律”说得像能替代制程工艺。时间缩微、逻辑折叠听起来有道理，但芯片最终还是要看实测性能、功耗、良率和生态适配。381款芯片数量确实多，可如果高端场景没有公开可验证的数据，普通用户很难感知。与其强调概念，不如多放一些第三方测试和落地案例，看看能否在手机、AI和车机上长期稳定跑起来。

不太认同把“τ定律”说得这么乐观。时间缩微、逻辑折叠本质更像系统级优化和架构挖潜，确实能提升能效和延迟，但很难完全替代制程工艺的物理限制。381款芯片量产说明覆盖广，但关键还是要看高端芯片的功耗、良率和实际性能。建议等第三方实测数据，再判断它能否真正接近所谓“1.4nm同等水平”。

我也比较认同这个方向。传统制程越往后走，单纯靠几何缩微的难度越来越大，华为提出以“时间缩微”和逻辑折叠来提升性能、能效与密度，确实像是一条更务实的演进路线。381 款芯片覆盖手机、AI、汽车等场景，说明不只是概念，而是在多终端上落地验证。接下来更关心实际功耗、发热和软件生态表现，如果 τ 定律能持续兑现，国产半导体的思路会很有参考价值。